# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

03-251817

(43) Date of publication of application: 11.11.1991

(51)Int.Cl.

G02F 1/133

G01R 19/165

G02F 1/133

G09G 3/36

H03K 17/693

(21)Application number : **02-050188** 

(71)Applicant: HITACHI LTD

HITACHI MICRO COMPUT ENG LTD

(22)Date of filing:

01.03.1990

(72)Inventor: YAMAGUCHI TAKASHI

SAKAGUCHI YOSHIFUMI

SAWADA KENJI

**ITO SHINJI** 


SAITO KOJI

# (54) POWER SOURCE CIRCUIT FOR LIQUID CRYSTAL DRIVING

## (57)Abstract:

PURPOSE: To apply a stable driving voltage even to a liquid crystal display device of a large load and to reduce electric power consumption by controlling the respective MOSFETs connected to the high potential side or low potential side of a liquid crystal driving power source and a main power source in such a manner as not to simultaneously become conducting state.

CONSTITUTION: The output of a voltage comparator circuit 3a is set at the low potential of nearly 0V and the output of a voltage comparator circuit 3b is set a the high potential approximate to a power source potential VDD according to an output voltage V1 when this voltage is between the outputs V1a to V1b of resistance potential dividing circuit 2. The P channel output MOSFET Q1 and N channel FETQ2 are turned off and the output voltage V1 is maintained at a previous level by a capacitor C1 in this way. The output voltage V1 is



dropped according to the change from an output node n1 when this charge is withdrawn by the driving of

the liquid crystal display device which is not shown in Fig. The conducting and non-conducting of the FET are determined by using this output voltage V1 and the reference voltage V1b and comparing these voltages.

## **LEGAL STATUS**

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

#### 平3-251817 ⑫ 公 開 特 許 公 報(A)

®Int. Cl. 5

識別記号

庁内整理番号

④公開 平成3年(1991)11月11日

G 02 F G 01 R 19/165 G 02 F

5 0 5 J 5 2 0

7634-2K 9016-2G 7634-2K \*\*

審査請求 未請求 請求項の数 3 (全10頁)

の発明の名称 液晶駆動用電源回路

> 2)持 顧 平2-50188

頭 平2(1990)3月1日 22出

⑫発 明 者 Ш  東京都小平市上水本町5丁目22番1号 日立マイクロコン

ピュータエンジニアリング株式会社内

個発 明 署 妆 芳 文 東京都小平市上水本町5丁目22番1号 日立マイクロコン

ビユータエンジニアリング株式会社内

の出 顔 人 株式会社日立製作所 願 人 日立マイクロコンピュ 勿出

東京都千代田区神田駿河台4丁目6番地 東京都小平市上水本町5丁目22番1号

ータエンジニアリング

株式会社

個代 理 人 弁理士 大日方 富雄

最終頁に続く

1. 発明の名称

液晶駆動用質顏回路

2. 特許請求の範囲

1. 被晶駆動用電位が与えられかつ回路の基準電 位点との間にコンデンサが接続される出力点と、 電源端子と上記出力点との間に設けられた第1の MOSFETと、 回路の基準電位点と上記出力点 との間に設けられた第2MOSFETと、上記出 力点に所望の液晶駆動用電位が与えられるように 上記第1、第2MOSFETを駆動する駆動回路 とを備えてなる被晶駆動用電源回路であって、上 記駆動回路は、上記出力点の出力電位を参照し上 記出力点の上記出力電位が第1の所定電位よりも 低下したとき上記第1MOSFETを導通させ、 かつ上記出力点の出力電圧が上記第1の所定電位 よりも高い第2の所定電位よりも上昇したとき上 記第2MOSFETを導通させる電圧比較回路と、 上記出力点に接続されたコンデンサを備え、上記 第1、第2MOSFETと上記駆動回路を介する

帰還動作が上記コンデンサによって安定化される ようにされてなることを特徴とする液晶駆動用型 源间路。

- 2. 上記駆動回路が、上記第1及び第2の所定は 位を形成する抵抗分圧回路と、上記第1の所定電 位を一方の入力端子に受け、上記第1MOSFE Tのゲートに供給されるべき出力を形成する第1 の電圧比較回路と、上記第2の所定電位を一方の 入力端子に受け、上記出力点の電位を他方の入力 端子に受け、上記第2MOSFETのゲートに供 給されるべき出力を形成する第2の電圧比較回路 とを備えてなることを特徴とする特許請求の範囲 第1項記載の被品駆動用電源回路。
- 3. 上記第1及び第2MOSFETは、それぞれ のドレイン端子が上記出力点に結合された相補型 MOSFETから構成されてなることを特徴とす る特許請求の範囲第1項又は第2項記載の液晶型 動用電源回路.
- 3. 発明の詳細な説明 [産業上の利用分野]

本発明は、電源回路技術に関し、例えば被晶表 示觀動回路用の電源回路に利用して有効な技術に 関する。

#### [従来の技術]

第2図(A)には、従来一般に用いられている 液晶表示駆動回路の電源回路(以下液晶電源回路、 と略す)が示されている。この液晶電源回路では、 所望の電源電圧を得る手段として直列抵抗R., R., R.からなる抵抗分圧回路を用い、出力端子 に容量 C., C.を付加して電源の安定化を図って いる。しかしながら第2図(A)の電源回路にあ っては容量C., C.がICやLSIに搭載不可能 な大きさになるため、外付け部品として出力端子 に接航しなくてはならず、配品点数が多くなる。 そこで、第2図(B)に示すように基準となる電 圧は抵抗分圧回路2で発生するが、MOSFET Q. ~Q. と <br />
全<br />
に<br />
より<br />
こ<br />
こ<b 負帰還回路構成を採ることにより被晶駆動電源の 安定化を図るようにした電感回路も提案されてい る (特別昭55-14589号)。

圧が交互に印加される。ここで平均直流電圧が 0 Vとなるためには、 V 1 、 V 2 の電位が正確に出 力されることが要求される。

## [発明が解決しようとする課題]

近年、被品表示装置は、液晶表示画面の大型化 およびドットマトリクス方式による高品質化が図 られている。このことは、液晶電源回路に対する 負荷が増大することを意味し、電源の出力インピ ーダンスを低くすることが要求されている。

ところが、第2図に示す従来の電源回路にあっては、抵抗分割により出力電位を得ているために分割により出力電位を得ている然的に分割抵抗に流れる電流が増大し、消費電力が増充した発明である。14689号に可聞抵抗に、MOSFETのON抵抗値、許容容量を持たない。また、容量を持たないことから回路発展するおそれがある。そこの、基級等の動作を回避させるには、出力によりというとは、サンスは主に分割抵抗R31~R33により

第3図に、コモンは極及びセグメントは極の駆動 放形例との差分であるところの被晶に印加される は原の例を示す。基本は源をVooとし、液晶で 類回路によりVooからVi=2/3Vooと Vvss がっから Vi=2/3 Voo 放 ま で とした場合、 液晶には、 選択時にVoo及 ボー は 状時には、 1/3 Voo及 びー 1/3 Voo な ほほには、 1/3 Voo及 びー 1/3 Voo な ほ

形成されるものと考えられる。 その結果消費電力 は有効に低減されず、電卓のように電池電源採用 の商品にとっては、大きな問題となる。

本発明は、負荷の大きな被品表示装置に対しても、安定した電源電圧を与えられる低出カインピーダンスで、かつ低消費電力の液品電源回路を提供することを目的とする。

この発明の前記ならびにそのほかの目的と新規な特徴については、本明細書の記述および添附図面から明らかになるであろう。

## [課題を解決するための手段]

本額において開示される発明のうち代表的なも のの概要を説明すれば、下記のとおりである。

すなわち、出力段の分圧抵抗を省略し、出力段の分圧抵抗を省略し、出力段の分圧抵抗を省略し、出力段を主電限の高度位限と低度位例との間に直列に接続された一対のMOSFETのみで構成し、ご当に制御することにより、それらのMOSFETが同時に導速状態とならないようにして、貫通電流の発生を防止することを回路の基本構成とした。

また、MOSFETのゲートな立を制御する手段 としては、それぞれのMOSFETとの組み合わ せで、液晶電源電圧の変動に負帰避のかかる構成 となるように電圧比較器を用い、2つの電圧比較 器の基準配圧には、2つのMOSFETが同時に 導通状態とならないように、液晶駆動電位から液 当な許容変動幅分だけ正の方向または負の方向に ずれた電位をそれぞれ与えるものを用いるように したものである。 さらに、出力点の安定化を図る ため、出力点にはコンデンサを接続する。この基 合、 そのコンデンサの容量値と、 MOSFETの オン抵抗値により、負帰選動作時に、出力電位が 食側に許容な圧値分ずれた電位から正側に許容な 圧恒分ずれた単位まで、あるいは、正側にずれた 電位から負倒にずれた電位まで変動するのに要す ると予想される時間よりも、応答時間が短い電圧 比較器を組み合わせる。

#### [作用]

上記した手段によれば、液晶駆動電源と主電源 の高電位側もしくは低電位側に接続されたそれぞ

FET Q.とNチャネルMOSFET Q.とからなり、Q.のゲート端子に比較器3bの出力電圧が、またQ.のゲート端子に比較器3aの出力電圧が印加され、MOSFET Q.とQ.のオン抵抗の比で電源電圧Vppを分割した電圧V1を発生する。

一方、出力段4 oは電源電圧Vooと接地点GNDとの間に直列接続されたPチャネルMOSFET Q、とからなり、Q、のゲート端子に比較器3 dの出力電圧が、またQ、のゲート端子に比較器3 cの出力電圧が印加され、MOSFET Q、とQ、のオン抵抗の比で電源電圧Vooを分割した電圧V2を発生する。

そして、上記出力電圧VIが比較器3 a、3 b 形式の電圧との非反転入力端子に印加されて負得遺がかけられ、 次に、第1出力電圧V2が比較器3 c、3 d の非反転入力端 に説明する。 テに印加されて負得遺がかけられるようにされて 特に削限される。

さらに、出力ノードn., n,には、出力電圧V

れのMOSFETは、同時に導通状態とならないため、消費電流を増加させることなく、出力インピーダンスを下げることが可能となる。また、定常的な電流消費を行なわなくても、付加された容量値を適正な値に数定することにより、出力の安定性を確保できる。

#### [ 寒 施 例 ]

第1回には本発明を被姦駆動用電源回路に適用 した場合の一実施例が示されている。

第1図において、1はバッテリのような主覧派、2は主電源Iの電圧Vooを分圧するための抵抗分圧回路で、この抵抗分圧回路2は直列抵抗R...R., R.., R.., R.., からなり、4つの基準電圧V.a., V.b., V.a., V.bを発生する。これらの基準電圧は、4つの電圧比較器3a,3b,3c,3dの反転入力端子に入力され、比較器3a,3dの出力電圧によって出力段4aが、また比较器3c,3dの出力電圧によって出力段4bが駆動される。出力段4aは電源電圧Vヮヮと接地点GNDとの間に直列接続されたPチャネルMOS

V 2 を安定化させるコンデンサ C,, C,がそれぞれ接続されている。

この実施例においても、電源電圧 + VゥゥとC N D 間に抵抗分圧回路 2 を設けているが、これによって発生された電圧は、IC内の低入カインピーダンスの電圧比較器の入力とされているので、抵抗分圧回路を構成する各抵抗の抵抗値を高くとって消費電流を抑えることが可能である。

さらに、本実施例では、電圧比較器の同相入力 範囲を広くとるため、出力電圧V!を発生する部 分には、第4図に示すように入力電圧をNーMO Sゲートに受ける差動形式の電圧比較器を、また 出力電圧V2を発生する部分には、第5図に示す ように入力電圧をPーMOSゲートに受ける差動 形式の電圧比較器を使用した。

次に、頻1図の実施例の電源回路の動作を詳細 に説明する。

特に削限されないが、この実施例の電源回路は 液晶駆動のため4値電位を必要とする液晶表示駆 動用のものである。 そこで4位の電位のうち、1つは主電流1から 出力される電位Vpnを、1つは主電流1の基準 電位点からの電位GNDを、そして、残りの2つ の電位V1とV2は、第1図の国路から与えるよ うにしている。

抵抗R、~R、及びR、、、R、は、抵抗分圧回路 2 を構成しており、主電流 1 からの電圧 V o o か を 分圧することによって比較器 3 a ~ 3 d の入 上記 E V、a、 V、b、 V、a、 V。b を形成する。 上記 分圧抵抗 R、、 R、、 R、、 R、、 R、のうち、 発生すべき 配位 V 1、 V 2 に対して主として作用する抵抗は、 R、、 R、 である。 抵抗 R、は、 発生するに 設けられ、抵抗 R、は、 に 経定する に 設けられている。

第1図の回路において、出力電位 V 1 が、抵抗 分圧回路 2 の出力 V , a ~ V , b との間にあるなら、 これに応じて電圧比較回路 3 a の出力は略 0 ポル ト (G N D) に近いほ電位となり、電圧比較回路

上記とは逆に、図示しない被晶表示装置の駆動に応じて、出力ノード点、に電荷が注入されると、これに応じて出力電位VIが基準電位V、a よりも上昇されると、それに応じて電圧比較回路 3 a の出力がほぼ 0 ポルトに近い低電圧から電源電圧Vゥュレベルに向けて変化されるようになる。電圧比較回路 3 a の出力の上昇によりMOSFET

Q。が導通されるようになり、出力ノードn。の 電荷を引き抜くようになる。その結果として出力 電位V1の上昇し過ぎた電位は、MOSFET Q。によって低下される。

以上の動作の結果として、出力は位Vlは、常に抵抗分圧回路2の出力V、aとV、bとの間にあるように制御される。しかも覚感覚圧間に直列接続されたMOSFET Q., Q.は、原理的には、同時に導通されることはなく、従って出力段4aに貫通電流が流れることはない。

上記動作において、出力MOSFET Q., Q.による出力電位VIの変化が早い場合、回路の異常動作(発展)が生ずるおそれが生ずる。

3 bの出力は、電源電圧Vooに近い高値位となる。この状態においては、電圧比較回路 3 a 。 3 bの出力によってPチャンネル出力MOSFET Q. は、C Q. 及びNチャンネルMOSFET Q. は、方にオフ状態に維持される。その結果、出力電圧V1は、コンデンサC. によって前のレベルに維持される。そして、図示しない液晶表示装置の変動によって、出力ノードn. から電荷が引き抜かれると、これに応じて出力度位 V 1 が低下する。

出力電位VIが、基準電圧V。bよりも低下すると、これに応じて電圧比較回路3bの出力が、路電源程圧Vooに近い高度圧から、低度位の回路3bの出力の低下により出力MOSFET Q。の評通が開始され、出力MOSFET Q。によって電位V、が上昇されることとなる。そして、出力MOSFET Q。は、非導通に戻されると、なおこの間、下側のMOSFET Q。は、非導通のままである。

例えば、出力VIが低下し、これに応じて出力 MOSFET Q,の導通が開始されたとする。 すると、出力Vlは、MOSFET Q,の導通 によって上昇され始める。この場合、電圧比較回 路3bの入力に対する応答速度が比較的遅いと、 出カViが基準電位V,aを超えて上昇したにも かかわらずに、MOSFET Q,が非導通にさ れない状態が生ずる。そして、出力電位VIが上 昇し過ぎた場合、逆に電圧比較回路3aの出力に よってMOSFET Q,がオフする前にMOS FET Q,の導通が開始され、出力電位Vlが 低下され始める。MOSFET Q,による気位 Vlの下降速度が大きい場合、電位Vlの下がり 過ぎが生じる。電位VIの下がり過ぎに対応して、 電位Vlの上昇が再び開始される。このような異 常動作の模返しによって、電位Vlが上下に大き 、 く変動されてしまうこととなる。

しかるにコンデンサ C, が設けられているため 一種のリップル吸収用コンデンサとして作用する ことによって、出力電位 V 1 の過速的な姿動が神

. . .

. 制されるとともに、電位VIの早い変化を抑える作用をなすことによって、上述のような具常動作が起こらないようになる。

上述のような2つの作用のために、コンデンサC、は、別えば0・1μFのような比較的大きい容量を持つようにされる。それ故に、図示の抵抗、電圧比較回路及びMOSFETが、図示しない他の回路とともにCMOS LSI化される場合、上記コンデンサC、は、CMOS LSIの外付け部品として構成される。

出力電位V2を発生する動作および発振を抑える作用の詳細は、上述と同様であるので、その説明は省略する。

第6図は、本発明の電源回路を、セグメント形被晶表示装置のセグメント電極およびコモン電標駆動信号を発生する液晶駆動回路の電源回路として使用した場合の応用システム構成例である。なお、同図において、TG、~TG、は、トランスファゲートを意味し、第7図にその一例としてのCMOSトランスファミッションゲートを示す。

ドロ、~ロ、にOFF信号によってオンされるディスチャージMOS Qc、~Qd、が接続されているため電源が延断されたとき上記不具合を回避することができる。

なお、制御信号OFFは、図示しない電源制御 回路から発生される。

電源制御回路は、CMOSフリップフロップ回路を含み、係るフリップフロップ回路によって制

第6回の回路では、被品建孤回路10に与えら れる主電源1が、被晶表示を必要としない時には、 消費電力を低下するため、カットオフできるよう にパワースイッチMOSFET Qpwが設けら れている。制御信号OFFが"0"のときは、パー ワースイッチQpwがオンされて電源電圧Voo を被晶位原回路10に与える(以下、パワースイ ッチQpwを介した電位をVddと記す)。 一方、 OFF信号が"O"から"l"に変わるとパワー スイッチQpwがオフされ、液晶電源回路10に 電源が供給されなくなって動作が停止する。 第2 図(B)の従来の電源回路であれば、電源が選断 されると抵抗により各液晶駆動電位は接地電位に 落ちるが、第1図の実施例の電源回路では、電源 が選断され、出力MOSが非導通になると、観動 **電位は外付け容量で不適当なレベルに保たれるこ** ととなる。そうした場合、被晶表示装置の画面は ランダムに、点灯・非点灯の状態をとり、また、 直流電圧が加わるため、液晶の劣化の危険が生じ る。しかし、第6図の広用例では、出力ノードn

御信号(OFF信号等)を形成する。

第8図に電源回路の他の実施例を示す。この実 施例では、分圧回路 2 を構成する抵抗 R. ~ R.の 代わりにダイオード接続のMOSFETを使用す るとともに、液晶画面の濃淡の調整を可能にする ために可要抵抗RVを分圧抵抗列に加えている。 また、第1図の実施例では、主電源1の電圧Vュ pを、被晶駆動用 4 値レベルの最大電圧にあてて いるが、この実施例では漫淡調整に応じた電位V 0を出力するために、新たに竜圧比較器3 e と? チャネルMOSFETからなるドライブMOS Q 0 と、出力点の安定化コンデンサC.が付加さ れている。 単位VOを発生するために、Vi,V 2の発生方式と同様に2つの電圧比較器とそれに 応じて2つのドライブMOSを用意しても良い。 機晶の使い方により、液晶電源の変動が、要求さ れる電圧の正食いずれか一方のみにふられる場合 には、第3回の例のように!つの電圧電数器と一 つのドライブMOSとで液晶駆動電源を形成でき

また第 8 図の実施列では、分圧抵抗をゲート、 ソースと基体ゲートを共通接続したディブレッション型MOSFETにより構成してなるとともに、 かかる抵抗分圧回路を可変抵抗RVと接地点GN Dとの間にパラレルに配した2本の抵抗列2 a。 2 bにより構成している。

ここで、上記パラレル抵抗列 2 a , 2 b の構成と動作についてさらに詳細に記す。

一方の抵抗列2aは、GND電位から直列にRI、RI、RI、と接続され、液晶画面の返換調整をする可変抵抗RVに接続される。他方の抵抗列2bは、GND電位から直列にRI、RI、RI、RI、BおよびRI、とRI、間にそれぞれ数少な抵抗RVに接続される。RI、とRI、間およびRI、とRI、間にそれぞれ数少な抵抗Vの差を持たせておけば、それに応じて、分圧Vの差を持たせておけば、それに応じて、分圧でななが現われる。この電位差は、液晶表示に許される変動幅であるから、例えば40mV程度と循めて小さい。

男1図の実施例のような分圧抵抗構成では、極

並列合成抵抗値を!とすると、4個の並列接続の MOSFET . ND41ないしND44の並列合 成抵抗値は2となる。同様に、2個の並列接続M OSFET ND21. ND22の並列合成抵抗 値は4となり、1個のみのMOSFET ND1 の抵抗値は8となる。同図の電子ポリウム回路は、 スイッチMOSFET SWlないしSW4のゲ ートに、図示しない回路から発生されるディジタ ル信号VS1~VS4が供給される。信号VS1 ないしVS4のすべてがほぼ電源電圧レベルのよ うなハイレベルないしスイッチオンレベルにされ ると、これに応じてスイッチMOSFET SW 1~SW4のすべてがオン状態となり、電子ポリ ウム回路は、最小の抵抗値を示すようになる。逆 に、信号VS1ないしVS4のすべてがほぼ0ポ ルトのようなロウレベルないしスイッチオフ状態 にされると、電子ポリウム国路は、最大の抵抗値 を示すようになる。

このように上記覧子ポリウム回路は、信号VS 1ないしVS4の組み合わせによって、全体とし めて抵抗値の低い抵抗R..., R..を用意しなければならないが、第8図の構成に従うと、複端に抵抗値の異なる抵抗素子を設けなくてすむようになる。即ち、一般的にICにおいては、微小抵抗素子とを共存させることが比較的難しいものであるが、第8図の構成の場合、 融小抵抗 親子が不要であるためこの問題が解決される。

特に制限されないが、第8図の可変抵抗RVは、出力V0ないしV2の可変制御が比較的正確となるよう、第9図のようなMOSFETからなる電子ポリウム回路により構成される。

すなわち、可変抵抗RVは、抵抗素子としてのディブレッション型MOSFET ND1ないしND88と、スイッチ素子としてのエンハンスメント型MOSFET SW1ないしSW4とから構成される。

抵抗としてのMOSFET ND1ないしND88は、互いに同じサイズ(チャンネル長及びチャンネル幅)とされる。それ故に8個の並列接続されたMOSFET ND81ないしND88の

て16段階の抵抗値を取り得る。

第8図のMCSFET回路と第3図のMOSFET回路とは、CMOS LSI製造技術によって同時に製造される。それ故に、同じタイプのMOSFETの特性はらつきは極めて小さい。第8図および第9図の構成の場合、個々のディブレッション型MOSFETは、基板ゲートが互いに独立にされ、それぞれのソースに結合されることにより、いわゆる医伝バイアス効果によるしきい低電圧のシフトが生じないようにされている。

これによって、得られる出力VOないしV2の相対値は、抵抗用のMOSFETのサイズに比較 的正確に比例した値をとるようになる。

出力V0ないしV2の調整可能な範囲は、電子ボリウム回路RVと、抵抗用MOSFET R., ~R.,, R., ~R., との抵抗比によって決定されることとなる。この調整可能な範囲は、実施例の場合、抵抗用MOSFETと電子ボリウムを構成するMOSFETとの相対的な特性ばらつきが振めて小さいので、CMOS LSIの製造条件の

ばらつきに拘らずに、比較的特度良く決めること ができるようになる。

なお、第9図の並列接続のディブレッション型MOSFET、例えばND8iないしND88は、チャンネル幅が比較的大きくされた1つのディブレッション型MOSFETに置き換えることができる。ただし、その場合には、LSI製造条件がばらついたときの抵抗用MOSFETとの相対的特性ばらつきの抵極が変化するおそれがある点に注意を払うとよい。

なお、 第1 図の抵抗 R..., R...は、例えば次のようにすれば、省略可能である。

すなわち、第4図や第5図のような差動増幅回路からなる電圧比較回路3aと3b(または3cと3d)は、差動入力MOSFET Qi., Qi,のサイズを互いに変更すること等の方法によって、係る電圧比較回路3a,3b(または3cと3d)が異なる入力オフセット電圧を持つようにすることが可能である。電圧比較回路3a,3bの入力オフセット電圧の逐当な設定によって、

高電圧側もしくは低ជ圧側に接続されたそれぞれのMOSFETは、同時に導通状態をとらないため、消費電流を増加させることなく、出力インピーダンスを下げることが可能となる。また、定常的な電流消費を行なわなくても、付加された容量値を適正な値に設定することにより、出力の安定性が確保されるという効果がある。

以上本発明者によってなされた発明を実施例に 悪づき具体的に説明したが、本発明は上記実施例 に限定されるものではなく、その要旨を逸脱しない い範囲で種々変更可能であることはいうまでもない。例えば、上記実施例では4値レベルの被品表 示装電の電源回路について説明したが、抵抗分圧 数と比較器の数を変えることによって3値レベル あるいは5値レベル以上の換品電源回路も構成することができる。

以上の説明では主として本色明者によってなされた発明をその背景となった利用分野である液晶 表示装置の駆動用電源回路に適用した場合について説明したがこの発明はそれに協定されるもので 抵抗 R... R... なしでも、前述と同様な回路動作が可能となる。

以上説明したように上記実施例は、出力段の分 圧抵抗を省略し、出力段を主意際の高電位側と低 電位例との間に直列に接続された一対のMOSF ETのみで構成し、それらのMOSFETに与え られるゲート電位を適当に制御することにより、 それらのMOSFETが同時に導通状態とならな いようにして、黄通電流の発生を防止することを 回路の基本構成とした。また、MOSFETのゲ ート電位を制御する手段としては、それぞれのM OSFETとの組み合わせで、液晶電源電圧の変 動に负帰還のかかる構成となるように貧圧比較器 を用い、2つの電圧比較器の基準電圧には、2つ のMOSFETが同時に導通状態とならないよう に、被晶裂動電位から適当な許容変動幅分だけ正 の方向または食の方向にずれた電位をそれぞれ与 えるものを用いるようにし、さらに、出力電位の 安定化を図るため、出力電位にはコンデンサを接 **続するようにしたので、液晶竪動電源と主電流の** 

なく、複数の電源電位を必要とする装置の電源回 路に広く利用することができる。

#### [ 発明の効果]

本類において開示される発明のうち代表的なも のによって得られる効果を簡単に説明すれば下記 のとおりである。

すなわち、負荷の大きな被品表示装置に対して も、安定した電源電圧を与えられる低出力インピ ーダンスで、かつ低消費電力の被品駆動用電源回 路を実現することができる。

### 4. 図面の簡単な説明

第1図は本発明に係る液晶駆動用電源回路の一 実施例を示す回路図。

第2図(A), (B) は従来の液晶駆動用電源 回路の一例を示す回路図、

第3回は液晶駆動信号の波形例を示す波形図、

第4回および第5回は本意明の電源回路に使用される発圧比較器の一例を示す回路図。

第6回は本発明の電源回路を応用した被品駆動 回路の一例を示すシステム構成図、 頻 7 図はトランスファゲートの一例を示す回路 図

第8回は本発明に係る技品駆動用登録回路の他 の実施例を示す回路図


第9図は可変抵抗の構成例を示す回路図である。


i ····主電源、2 ····抵抗分圧回路、3 a ~


3 d ··· 電圧比較器、 4 a , 4 b ···· 当力段、

n,, n,……出力ノード(出力点)。

代理人 弁理士 大日方富雄









図

VDD 0-





第1頁の続き

Sint. Ci. 3 識別記号 庁内整理番号 G 09 G 3/36 H 03 K 17/693 8621-5G 8221-5 J E ⑰発 明 者 司 東京都小平市上水本町5丁目22番1号 日立マイクロコン 沢  $\pm$ 健 ピユータエンジニアリング株式会社内 伸 東京都小平市上水本町5丁目22番1号 日立マイクロコン ⑦発 明 者 伊 ビユータエンジニアリング株式会社内 ⑫発 明 者 斎 光 司 東京都小平市上水本町5丁目22番1号 日立マイクロコン 腇 ピユータエンジニアリング株式会社内